Appl. No. 10/713,145 Doc. Ref.: AN11

19日本国特許庁(JP)

① 特許出願公開

#### ②公開特許公報(A) 平4-153733

®Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成4年(1992)5月27日

G 06 F 9/38

EXX B 3 1 0

7927-5B

3 1 0 3 3 0 3 7 0

7927—5B 7927—5B 7927—5B

請求項の数 1 (全36頁) 審查請求 未請求

❷発明の名称

並列処理装置における命令供給装置

②特 頭 平2-279654

22出 願 平2(1990)10月17日

個発 明 者 安 藧

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

の出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

19代 理 人 弁理士 深見 久郎 外2名

#### 1. 発明の名称

並列処理装置における命令供給装置

### 2. 特許請求の範囲

各々が所定の機能を実行する複数の機能ユニッ トと、命令を格納する命令メモリ装置と、命令フ エッチ指示に応答して前記命令メモリ装置から復 数の命令を同時にフェッチする命令フェッチ装置 と、波フェッチされた複数の命令から同時に実行 可能な命令を見出し、跛問時実行可能な命令を関 速の機能ユニットへ発行する命令デコード装置と を含む並列処理装置における命令供給装置であっ て、前紀命令デコード装置は、前記関連の機能ユ ニットへ発行した命令数を示す情報と、与えられ た命令に分岐命令が含まれておりこの分岐命令に より分岐が発生したことを示す分岐発生指示情報 とを発生する手段を含み、

前記命令メモリ装置からの命令の供給待ち状態 であるか否かを示す命令供給有無指示信号と、リ セット信号と、前記分岐発生指示情報とに応答し

て、命令の有効・無効を示す有効性フラグを形成 する手段、

前記同時にフェッチされた複数の命令と、該同 時にフェッチされた複数の命令の前記命令メモリ 装置におけるアドレスと、前記有効性フラグとを 同時に格納する記憶手段、前記記憶手段は、1エ ントリが 1 命令と対応のアドレスと対応の有効性 フラグとからなる複数のエントリ格納領域を備え かつ、各々に異なる書込エントリが同時に伝達さ れる複数の入力ポートおよび前記複数の入力ポー トと別に投けられ、各々に異なる読出エントリが 同時に伝達される複数の出力ポートと、書込キュ ーアドレスおよび読出キューアドレスにそれぞれ 応答して複数のエントリを前記複数の入力ポート および前記複数の出力ポートへ同時にそれぞれ接 続する手段とを含み、および

前記命令発行数指示情報、前記分岐発生指示情 報、前記命令供給有無指示信号、および前記りセ ット指示信号に応答して、前記書込キューアドレ スおよび前記読出キューアドレスをそれぞれ生成! して前記記憶手段へ与えるアドレス生成手段を備 ま

前記記憶手段から同時に読出された複数のエントリの内容が前記命令デコード装置へ与えられる、 並列処理装置における命令供給装置。

# 3、発明の詳細な説明

# [産業上の利用分野]

この発明は並列処理装置に関し、特に、スーパースカラー型プロセサの命令供給方式の効率化に関する。

### [従来の技術]

近年のマイクロブロセサの進歩には目覚ましい ものがあり、その高性能化とともに動作速度も高速化されてきている。一方、半導体メモリの高速 化がこのマイクロブロセサの高速化に退随することができず、半導体メモリのアクセスがプロセサ の高速化に対するボトルネックとなっている。こ のため、並列処理を行なうことによりマイクロブロセサの性能向上を図ることが行なわれている。

このような並列処理を実現する方式の1つに、

命令フェッチステージ2は、命令メモリ2へ命令ポインタ I F \_ P C を与え、この命令ポインタ I F \_ P C に対応する複数の命令を命令メモリ1 からフェッチする。

命令デコードステージ3は、命令デコーダおよびパイプラインシーケンサを含む。命令デコーダは命令フェッチステージ2によりフェッチされた複数の命令を受けて解説する。パイプラインシー

スーパースカラーと呼ばれる処理方式がある。 このスーパースカラー型のプロセサ(以下、単にスーパースカラーと称す)は、第30図に示す。 に、スーパースカラー内部のスケジューラ200が、命令ストリーム中の並列性を検出し、並列処理可能な命令を並列に設けられたパイプラインP1、P2およびP3へ供給する方式である。すなおも、スーパースカラーは以下の特徴をもつ処理を置であるといえる。

- (1) 命令を複数個同時にフェッチする。
- (2) 複数の機能ユニット (パイプライン) を有しており、複数の命令を同時に実行すること ができる。
- (3) フェッチされた複数の命令の中から同時に実行可能な命令を見つけ出し、この同時に実行可能な命令を関連の機能ユニット (パイプライン) へ同時に投入する。

第31図はスーパースカラーの一般的構成を示す図である。第31図において、スーパースカラーは、各々が所定の機能を実行する複数の機能ユ

ケンサ (命令スケジューラ) はこのデコードされた複数の命令のたとえばマシンタイプを識別し、 異なるマシンタイプの命令を同時に対応の機能ユニットへ投入する。ここで、マシンタイプとは、 命令がどの機能ユニットで処理されるべきかを示す情報である。

機能ユニット4ないしては、それぞれパイプライン化されており、与えられた命令をクロック信号に応答して実行する。この第31図においては、4つの機能ユニットが一例として示されており、最大4つの命令が並列処理可能である。機能ユニット4および5は整数加算などを行なうための整数演算ユニットであり、整数演算を行なうまでステージ(EX)および書込ステージ(WB)を含む。書込ステージ(WB)は、処理の実行結果をデータレジスタ(図示せず)へ書込む。

機能ユニット 6 は、データメモリ 8 へのアクセス (データのロードまたはストア) を実行するユニットであり、アドレス生成ステージ (ADR)、データメモリ 8 へのアクセス実行ステージ (ME

M) およびデータレジスタ(図示せず)へのデータの書込ステージ(WB)である。ここで書込ステージ(WB)においてはデータのロードまたはデータのストアが行なわれる。

機能ユニット7は、浮動小数点加算などを実行するためのユニットであり、3段の実行ステージ(EX1、EX2およびEX3)と、実行結果のデータレジスタへの書込を行なう書込ステージ(WB)とを含む。浮動小数点数は指数と仮数とを用いて表わされ、その小数点の位置が一定しない数であり、浮動小数点演算は整数演算などに比べてその実行により多くのサイクルが必要とされる。

この並列処理装置においては、各段はすべてパイプライン化されており、命令フェッチ、命令デコードおよび命令実行ならびにデータ書込が互いにオーパラップしつつ実行される。したがって、命令メモリからフェッチされた命令が次のサイクルで命令デコードステージでデコードされる。次に動作について簡単に段明する。

ト4ないし7)の動作はパイプライン化されており、それぞれ互いにオーバラップしながら所定の動作を実行している。

上述のように各ステージの動作をパイプライン 化し、かつ複数の機能ユニットで処理を並列に実 行することにより高速で命令を実行することがで きる。

#### [発明が解決しようとする課題]

)

上述のように、スーパースカラーにおいては、 複数の命令がフェッチされ、かつ同時に複数の命 令が実行されるため、通常のコンピュータに比べ て処理速度の向上を図ることができる。たとえば、 第31図に示す構成において、同時にフェッチさ れた4つの命令が4つの機能ユニット4ないして で並列に実行された場合、4クロックサイクルで 4命令を処理することができる(機能ユニット4、 5 および6のパイプラインが機能ユニット7の処 理完了まで待ち合わせ状態となる場合)。

命令スケジューラ (または命令デコードステージに含まれるパイプラインシーケンサ) は、効率

命令デコードステージ3は、命令フェッチステ - ジ2へ命令フェッチ要求を出力する。命令フェ ッチステージ2は、この命令フェッチ要求に応答 して命令ポインタ IF\_PCを命令メモリ1へ与 え、命令メモリ1からその命令ポインタ【F\_P Cに対応する複数の命令をフェッチする。このフ ェッチされた複数の命令は命令デコードステージ 3へ同時に与えられる。命令デコードステージ3 はこの与えられた複数の命令を同時にデコードす る。この命令デコードステージ3はさらに、デコ ードされた命令から、計算リソースおよびデータ レジスタが競合しない、並列処理可能な命令を検 出し、この並列処理可能な命令を対応の機能ユニ ットへ発行(投入)する。命令を与えられた機能 ユニットはこの与えられた命令に従って処理を並 列に実行する。機能ユニット 4 ないし7の処理の 実行は、パイプライン化されており、この第31 図に示す各ステージに従って処理が実行される。 また、命令フェッチステージ2および命令デコー ドステージおよび命令実行ステージ(機能ユニッ

的に並列処理が実行されるように命令のスケジューリングを実行するが、同時にフェッチされた命令が常に同時に処理されるとは限らない。 たとえば、以下のようなデータ依存関係がある命令を考える。

- O add R1, R2, R3
- : R2 + R3 = R1
- ② sub R4, R1, R5
- : R1 R5 = R4)

命令①はレジスタR2の内容にレジスタR3の 内容を加え、その加算結果をレジスタR1に書込 む命令である。

命令②はレジスタR1の内容からレジスタR5 の内容を減算し、この減算結果をレジスタR4に 審込む命令である。このような命令①および②の 演算はたとえば「x+y-2」という処理に対応 する

この命令①および②が同時にフェッチされたと き、これらはレジスタR1を共通に使用しており、 命令②は命令①の結果を使用することになるため、 これらの命令①および②は同時に実行することができない。このような命令間のデータ依存関係が存在する場合、命令の発行状況(命令デコードステージから機能ユニッドへの命令の発行態様)は第32図に示すようになる。

第32図においては、同時に処理可能な命令の みが発行される状況が示されており、また同時に 発行される命令は、アドレスの小さい方(図の左 倒に位置する)の命令から順に決定される。

第32図において、サイクル1においては、命令2.3および4が相互にまたは命令1に対しデータ依存関係を有するため、これらは発行することができず、命令1のみが発行される。

サイクル2においては、命令4は命令2および /または命令3とデータ依存関係があり、命令2 および命令3は互いにデータ依存関係を有しない ため、命令2および3が発行される。

サイクル3においては、残った命令4が発行される。

サイクル4において、新たにフェッチされた4

つの命令5ないし8のデコードが行なわれ、相互 にデータ依存関係のない命令5および6が発行さ れる。

サイクル5において命令7および8が相互にデータ依存関係を有しないためこれらが発行される。ここで、第32図においては□印で囲んだ数字は、相互にデータ依存関係のない発行可能な命令を示している。

この第32図に示すような、同時にフェッチされた複数の命令がすべて発行されるまで次の命令のフェッチを待ち合わせる方式の場合、最初にフェッチされた命令1ないし4と、次にフェッチされた命令5ないし8がすべて発行されるまでに5サイクルが必要とされる。したがって、このような命令供給および発行方式では、パイプラインに空きが生じ、並列処理装置の高速処理性能が損なわれる。

このような場合もし、第32図において命令4 と命令5 および6 との間にデータ依存関係が存在 せず、かつ任意の数の命令を命令メモリからフェ

ッチすることが可能であれば、第33図に示す命 令発行方式を実現することができる。第33図は 改良された命令発行方式における命令発行状況を 示す図である。

第33図を参照して、サイクル1において、同時にフェッチされた4つの命令1ないし4のうち、命令1が発行される。

サイクル2において、新たに命令5が供給され、命令2ないし5のデコードが行なわれる。この4つの命令2ないし5のうち、依存関係のない命令2および3が発行される。

サイクル3において、新たに命令6および7が 供給され、命令4ないし7がデコードされる。こ のデコード結果に従って命令4、5および6が発 行される。

サイクル4において、新たに命令8. 9 および1 0 が供給され、命令7 ないし1 0 のデコードが行なわれ、このデコード結果に従って命令7 および8 が発行される。

この第33図に示す命令発行方式においては、

命令1ないし8の8個の命令の発行に4サイクルが必要とされるだけであり、第32図に示す方式に比べてより高速で命令の処理実行を行なうことができる。この第33図に示す命令発行手順を実現する手法の1つとして第34図に示す方法が考えられる。第34図は第33図に示す命令発行状況を実現するための命令の供給手順を示す図である。

第34 図を参照して、ステップ (1) において、命令レジスタ (命令を保持するレジスタ) に保持された命令2 ないし5のうち命令2 および3 が発行されると命令レジスタに空きが生じる。

ステップ (2) において、この空きの生じたレジスタの数だけ命令レジスタの内容をシフトさせる。 すなわち第34図のステップ (2) において命令4および5は左へ2つだけレジスタ位置がシフトされる。

ステップ (3) において、この空きの生じた命令レジスタ内へ次の命令 6 および 7 がフェッチされる。この第34 図に示すステップ (1) ないし

(3)を1サイクルで実行する必要がある。この 第34図に示す命令シフト動作を実行する構成と しては第35図に示すような構成を考えることが できる。

第35図において、命令デコードステージは、命令を格納する命令レジスタ「R1~IR8と、与えられた命令をシフトさせるパレルシフタBRと、命令デコーダIDとを含む。命令レジスタIR1~IR4は命令フェッチステージ2によりフェッチされた命令およびパレルシフタからシフトされた命令を格納する。命令レジスタIR5ないしIR8は、命令デコーダIDへ与えられた命令がデコードされずに格納される。パレルシフタBRは、命令レジスタIR5ないしIR8からの命令のうち、命令デコーダIDからの発行命令数情報に従って命令をシフトさせる。

通常、並列演算処理装置は第36図に示すように2相の互いに重なり合わないクロック信号Tおよびしに従って動作している。次に動作について 簡単に説明する。

を実行することができず、命令シフト動作に長時間を要する。したがって、次のクロック信号Tに応答して命令レジスタ「R1~IR4へ命令を与えて保持させることができなくなるため、高速で命令デコーダIDへ命令を供給することができなくなり、並列処理装置の高速動作性が損なわれる。

前のサイクルでフェッチされた命令がクロック信号Tに応答して命令レジスタIR1~IR4で保持される。命令レジスタIR1~IR4の保持命令は命令デコーダIDへ与えられ、デコードされ、数デコード結果に従って機能ユニットへ発行される。

一方、命令レジスタIR5~IR8はクロック信号しに応答してその命令デコードIDへ与えられた命令を保持しパレルシフタBRへ与える。パレルシフタBRは、命令デコーダIDからの発行命令数情報に応答して、この命令レジスタIR5~IR8から与えられた命令をシフトさせる。このパレルシフタBRの内容は、次のクロック信号Tに応答して命令レジスタIR1~IR4へ与えられて保持される。

この場合、パレルシフタはクロック信号 L から次のクロック信号 T の間にその命令のシフト動作を完了していなければならない。しかしながら、パレルシフタ B R においては、命令長が長く(だとえば32 ビット)、高速でその命令シフト動作

には、クロック信号TおよびLの周期が長くなり、 並列演算処理装置の高速動作性が損なわれる。 それゆえ、この発明の目的は並列処理を効率的に 行なうことのできる並列処理装置を提供すること である。

この発明の他の目的は並列処理を効率的に行な うことのできる命令供給装置を備えた並列処理装 置を提供することである。

# [課題を解決するための手段]

この発明に係る並列処理装置における命令供給 装置は、命令メモリ装置からの命令の供給の有無 を示す信号と、リセット信号と、分核が発生した ことを示す分核発生指示情報とに応答して、命令 の有効/無効を示す有効性フラグを形成する手段 と、命令メモリから同時にフェッチされた複数の命令の 上記命令メモリにおけるアドレスと有効性フラグ とを同時におけるアドレスと有効性フラグ とを同時に格納する記憶手段を含む。この記憶手段は、1エントリが1命令と、対応のアントリ格 納領域を得える。またこの記憶手段は、各々に異なる書込エントリ内容が同時に伝達される複数の入力ポートと、各々に異なる読出エントリ内容が同時に伝達される複数の出力ポートと、書込キューアドレスに応答しまなで、では数の書込エントリおよび複数の説出エントリを複数の入力ポートおよび複数の出力ポートへそれぞれ接続する手段を含む。

この命令供給装置はさらに命令デコーダからの 命令発行数情報と分岐発生指示情報と命令供給有 無指示信号とに応答して、上記書込キューアドレ スおよび読出キューアドレスをそれぞれ生成する 手段を備える。

この記憶手段から同時に説出された複数のエン トリの内容が命令デコード装置へ与えられる。

### [作用]

記憶装置は、互いに独立にアクセス可能な複数の入力ポートおよび複数の出力ポートを含む。 この複数の入力ポートへは同時に命令メモリからフェッチされた複数の命令、アドレスおよび有効性

並列処理装置を実現する。

# [発明の実施例]

第1回はこの発明の一実施例であるスーパースカラーの要部の構成を示す図である。第1回に示す構成はスーパースカラーの命令デコード・ステージに対応する。この第1回に示す装置は、2相の互いに重なり合わないクロック信号TおよびL (第36回参照) に応答して動作する。

図示しないが命令フェッチ・ステージ(第36 図参照)は、この命令デコード・ステージからの命令フェッチ要求に従って複数(本実施例では4 つ)の命令を命令メモリからフェッチする。フェッチした命令の論理アドレスIF―PC―Lは、の令メモリからはいることを示すステージに合った。フェッチ命令の論理アドレスIF― ド・ステージに合った。フェッチ命令の論理アドレスIF― 仲拾される。フェッチ命令の論理アドレスIF― 仲拾される。フェッチの令のは、命令メモリのアドレスを作成するポインタから供給される。

フラグを伴なってそれぞれの入力ポートを介して 異なるエントリ領域へ同時に格納される。

またこの複数のエントリ格納領域からは院出キューアドレスに応答して同時に複数のエントリ領域が選択されそれぞれ異なる出力ポートに接続され、これにより複数のエントリ内容が同時に発出される。

この入力ポートおよび出力ポートはそれぞれ独立にアクセス可能であるため、エントリへの書込ま出を同時に実行することができる。また書込キューアドレスおよび読出キューアドレスは、それ命令の発行状況および命令メモリからの命令、供給状況に応じて選択され、常に同一数の命令が発行対象命令として命令デコード装置へ与えられる。有効性フラグは該命令の発行の可否を決定する。

これにより、命令デコード装置へは、常に発行された命令数を補償する命令が同時に与えられ、 効率的に命令供給を実行することができることに なり、命令実行を高速で行なうことが可能となる

命令メモリは、たとえばキャッシュミス等により低速の主メモリ(または外部メモリ)へアクセスしている状態または命令メモリがアクセスを受けている状態等においては、命令メモリが命令フェッチ要求を受入れられないことを示す信号 I C \_\_ b u s y を発生してデコード・ステージへ与える。

第1図を参照して、この発明の一実施例であるの 命令供給装置は、命令メモリからフェッチされたの 命令の論理アドレス(IF\_PC\_L)、フェッチ された命令(IC\_data)がこれを命令(IC\_data)が、カラング(inst\_グ ターカン を 1 1)を 1 エントリとして 格納 なる キュータ は、その 構造 を 対する ここと なができ、かつ する。この 複数の 書込 ポートを および よい でき はいできる。この 複数の 書込 が い は が できる。ことにより、連続する 複

数 (本実施例では4つ) のエントリの内容を同時 に書込または読出すことができる。

このキュー9への命令の書込および読出ならび に格納された命令の有効無効を制御するために、 クロック信号Tに応答して、与えられた信号を保 持するTラッチ回路10.11.12.13およ び28と、各Tラッチ回路10~13および28 に対応して設けられ、対応のTラッチ回路の出力 データ(保持データ)をクロック信号しに応答し て保持するレラッチ回路17,18,19,20 および29と、各レラッチ回路17~20および 29の保持データと命令デコード26からの信号 br\_taken, issued\_inst\_c ount. ### branch\_inst\_en t ェッとから、キュー9の読出アドレス、書込ア ドレス、動作制御信号および命令の有効/無効を 示す信号を発生する論理回路30,31,32、 33、34、35および36ならびに50を含む。 Tラッチ回路10(以下、キュートップラッチ 10と称す)は、キュー9に命令メモリからフェ

ッチされた命令を書込むべき複数のエントリの最初のアドレスを示すアドレス q u e u e \_ t o p をクロック信号Tに応答して保持する。すなわち、キュー9に4つの命令が格納される場合、命令、その論理アドレスおよび有効性フラグはキュー9のアドレス:

queue\_top, queue\_top+1
queue\_top+2, queue\_top
+3

に書込まれる。ここで「+」はキュー9が有する 全エントリ数 (本実施例では12) についてのモ ジュロ加算である。

レラッチ回路17(以下、キュートップレラッチ17と称す)は、キュートップラッチ10の保持データを、クロック信号レに応答して保持する。

Tラッチ回路11(以下、スコープラッチ11と称す)は、クロック信号Tに応答して、キュー9から同時に読出されるべき4エントリの最初の1エントリが登録されているキュー9のアドレスをクロック信号Tで保持する。すなわち、キュー

#### 9のアドレス:

scope, scope+1.

s c o p e + 2, s c o p e + 3
のエントリの内容が読出される。ここで、「+」はキュー9の全エントリ数(本実施例では12)
についてのモジュロ加算である。

Tラッチ回路(以下、命令フェッチラッチと称
す) 1 2 は、命令フェッチを行なうことを示すフラグ I C\_\_fetchをクロック信号 Tに応答して保持する。この命令フェッチ要求フラグ I C\_\_fetchが "l" のサイクルにおいては、命令フェッチ要求が命令フェッチステージへ発行される。

Lラッチ回路(以下、命令フェッチレラッチと称す) 19は、クロック信号Lに応答して、命令フェッチラッチ12にラッチされたフラグIC\_ fetchを保持する。

Tラッチ回路(以下、命令ミスラッチと称す)
13は、命令メモリからの命令の待機状態である
ことを示すフラグIC\_missをクロック信号

Tに応答して保持する。

Lラッチ回路(以下、命令ミスレラッチと称す) 20は、この命令ミスラッチ13の保持するフラグIC\_missをクロック信号Lに応答して保持する。

Tラッチ回路(以下、初期状態ラッチと称す) 28は、クロック信号Tに応答してキュー9の初期状態を表わすフラグqueue\_init\_s tateを保持する。

レラッチ回路(以下、キュー初期状態レラッチと称す) 29は、キュー初期状態ラッチ 28の保持するフラグ queue\_lnit\_state
をクロック信号Lに応答して保持する。

論理回路30(以下、キュートップロジック30と称す)は、命令デコーダ26からの分核発生 信号 br\_takenと、キュー初期状態レラッチ29の保持するキュー初期状態フラグqueue\_lnit\_stateと、信号IC\_readyと、キュートップレラッチ17からのキュー9の書込先頭アドレスqueue\_topと、命 論理回路31(以下、スコープネクストロジック31と称す)は信号 br\_takenと、スコープレラッチ18からの統出先頭アドレスscope\_Lと、命令デコーダ26からの発行命令数 データissued\_inst\_countおよびアドレス branch\_inst\_entry とに応答して、次のサイクルにおけるキュー9の書込先頭アドレスscope\_nextを発生す

ェッチレラッチ19からの信号IC\_fetch \_ Lと、信号IC\_readyとに応答してキュー9が初期状態であるかを示す信号queue\_ init\_stateを作成してキュー初期状態 ラッチ28へ与える。

論理回路34(以下、キューアペールロジック34と称す)は、キュートップレラッチ17からのアドレスqueue\_top\_Lと、スコープネクストロジック31からのアドレスscope\_nextと、信号br\_takenと、キュートップロジック30からのアドレスqueue」
top\_in、論理回路50からのキュー9の状態
明する)を示す信号queue\_stateとに応答して、キュー9が利用可能であるかを示す信号queue\_availを発生し、キュートップロジック30へ与える。

論理回路32(以下、命令フェッチロジック3 2と称す)は、命令メモリまたは命令フェッチス テージから与えられる、命令メモリが命令フェッ るとともに、このアドレスs c o p e \_\_n e x t が 1 1 より大きいことを示すフラグs c o p e > 1 1 を発生する。次のサイクルにおけるアドレス s c o p e を示す信号s c o p e \_\_n e x t はスコープラッチ 1 1 および論理回路 5 0 へ与えられる。フラグs c o p e > 1 1 は論理回路 5 0 へ与えられる。

論理回路 3 3 (以下、命令ミスロジック 3 3 と称す) は、命令フェッチ L ラッチ 1 9 からのフラグ I C \_ f e t c h \_ L と、命令ミス L ラッチ 2 0 からのフラグ I C \_ m i s s \_ L と、フラグ b r \_ t a k e n と、信号 I C \_ r e a d y とに応答して、、命令待ち状態であるか否かを示す信号 I C \_ m i s s を作成して命令ミスラッチ 1 3 へ与える。

論理回路36(以下、キュー初期状態ロジック36と称す)は、キュー初期状態レラッチ29からの信号queue\_init\_state \_ Lと、信号br\_takenと、命令ミスレラッチ20からの信号IC\_miss\_Lと、命令フ

チ要求を受入れられない状態を示す信号IC\_busyに応答して、命令メモリへフェッチ要求を出すか否かを示す信号IC\_fetchを発生し、命令フェッチラッチ12へ与える。

論理回路35 (以下、命令アペールロジック35と称す)は、信号IC\_readyと、信号IC\_fetch\_Lと、信号br\_takenと、信号IC\_miss\_Lとに応答して、キュー9に含まれる命令が有効であるか否かを示すフラグinst\_avall\_lnを発生し、キュー9のエントリ内の有効性フラグinst\_avallの値を決定する。

論理回路 5 0 (以下、キューステートロジック 5 0 と称す) は、命令デコーダ 2 6 からのアドレス b r a n c h \_ i n s t \_ e n t r y と、キュートップロジック 3 0 からのフラグ q u e u e \_ t o p > 1 1 と、スコープネクストロジック 3 1 からのフラグ s c o p e \_ n e x t とに応答して、キュー 9 が、第 1 の状態、第 2 の状態および第 3 の状態のいずれに

あるか示す信号queue\_stateを発生し、キューアペールロジック34へ与える。ここで第1の状態はキュー9が初期状態にあり、その書込先頭アドレスqueue\_topははしまたは同一であり、またアドレスqueue\_top以下の状態である。第2の状態は、統出先頭アドレスscopeが書込た頭アドレスqueue\_top以下の状態、すなわち、

scope≤queue\_top

の状態でありノーマル(NORMAL)状態である。

第3の状態は音込先頭アドレスqueue\_topが読出先頭アドレスscope以下の場合であり、すなわち、

queue\_top≤scope の状態を示す。この第3の状態はリパース(RE

レラッチ回路15(以下、PCLラッチ15と 称す)は、キュー9から同時に入力された命令に 対応するアドレスPCを保持する。

Lラッチ回路16 (以下、命令アペールレラッチ16と称す) は、キュー9から読出された命令に付随する有効性フラグinst\_availを保持する。

命令デコーダ26は、このIRLラッチ14、 PCLラッチ15および命令アベールLラッチ1 6からのアドレス、命令および有効性フラグに応 答して、与えられた複数の命令をデコードし、並 列実行可能な命令を検出し、その命令を機能ユニットへ発行する。この同時に機能ユニットへ発行 される命令は、PCLラッチ15からのアドレス の小さい題に決定され、複数の命令が依存関係を 有する場合には、アドレスの小さい方の命令が先 に発行される。

次に、この発明による命令フェッチ方式の基本 的な動きについて説明する。 .

第2図は、キュー9の概念的構成を示す図であ .

VERSE)状態と呼ばれる。この第2の状態および第3の状態を区別することにより、アドレスscope\_nextとアドレスqueue\_top\_inが等しくなった状態において、キュータが空の状態であるのか満杯(フル)状態であるのかを区別することができる。すなわち、第2の状態からscope\_next=queue\_top\_inとなった場合、このときはキュー9は空の状態を示している。また、第3の状態からscope\_next=queue\_top\_inとなった場合、このときはキュー9はフル状態となった場合、このときはキュー9はフル状態となった場合、このときはキュー9はフル状態となった場合、この第2および第3の状態については後に、詳細に説明する。

キュータと命令デコーダ26との間には、キュータから洗出された複数のエントリの内容をクロック信号しに応答して保持するレラッチ回路14、15 および16が設けられる。レラッチ回路14(以下、IRレラッチ14と称す)は、キュータから同時に読出された複数の命令instを保持する。

る。第2図において、キュー9は、アドレス0な いし11の付された記憶領域を有し、各アドレス に対応して1個のエントリEが格納される。各エ ントリEは、命令メモリからフェッチされた命令 のアドレス(論理アドレス)を格納する領域Iと、 命令メモリからフェッチされた命令IC\_dat aを格納する領域Ⅱと、この対応の命令が有効で あるか否かを示すフラグinst\_availを 格納する領域皿とを含む。このアドレスIF\_P C\_L、命令IC\_dataおよびフラグins t\_avail\_inはそれぞれ4つの命令が並 列にこのキュー9に伝達され、4つの異なるアド レス領域に同時に格納される。このキュー9のエ ントリの登録領域はアドレスqueue\_top により指定され、アドレス queue\_top~ queue\_top+3の領域に格納される。

このキュー9からの命令の読出は、4つの命令 が並列に読出されることにより行なわれる。この 読出のアドレスの指定は、アドレスscopeに より行なわれ、アドレスscope~scope +3のアドレスに登録されたエントリが並列に同時に読出される。次に、第3図を参照してこの発明による命令フェッチ方式の基本的な動作について説明する。

まず状態(1)はリセット直後または初期化直後の初期状態(第1の状態)である。この初期状態においては、アドレスqueue」toppはよびscopeはともにキュー9の初期アドレス0を示している。このとき、キュー9においらはまりはオフ(0)とされる。この状態においては、有効性フラグがオフ(0)を示しているためそのキュー9のアドレス0~3の4エントリは無効であり、発行または実行が禁止されていることを示している。

状態(2)において、アドレスqueue\_topが示すアドレス0から始まる4つのアドレスに対して命令が書込まれる。この書込まれた命令は有効な命令であるため、これに対応する有効性フラグがオン(1)とされ、この書込まれた命令

3 を示す。またこの状態(4)においては、新たに4つの命令8 ないし1 1 が書込先頭アドレス Queue\_topが示すアドレス8 から連続する4つのアドレス領域にそれぞれ書込まれており、対応の有効性フラグもオン(1)とされる。この状態(4)のサイクルにおいては、アドレス Scopeが示すアドレス 3 から始まる 4 つのアドレスの命令がキュー 9 から読出され命令デコーダへ与えられて解院される。

状態 (5) は、前のサイクルにおいて命令デコーダからは 1 つも命令が発行されなかった場合の 状態で示している。この場合、発行された命令数 は 0 であるため、書込先頭アドレスs c o p e は 移動せず、アドレス 3 を示す。この状態 (5) の サイクルにおいては、アドレス s c o p e が示す アドレス 3 から始まる 4 つのアドレスの命令が再 びキュー 9 から娩出されて命令デコーダにより解 銃される。この状態 (5) においては、先のサイ クルにおいて q u e u e \_\_t o p + 4 (12 の モ ジュロ加算) が行なわれ、書込先頭アドレス q u が有効であることが示され、この4つのエントリの命令の読出、発行/実行可能なことが示される。この状態(2)においては、まだqueue\_t。pの変更は行なわれていない。この状態(2)においては、アドレスscopeが示すアドレスのから始まる4つのエントリが読出され、命令デコーダへ与えられ、解読される。

状態 (2) において、命令デコーダから 2 つの命令が同時処理可能であるとして機能ユニットへ発行され、読出先頭アドレス s c o p e がアドレス 2 へ変更される。

状態(3)のサイクルにおいては、客込先頭アドレスqueue\_topがアドレス4に変更されており、このアドレス4から始まる4つのアドレス領域に次の4つの命令4ないし7がそれぞれ格納される。この新たに書込まれた命令4ないし7に対応する有効性フラグも同時にオンとされる。

状態(4)は、1つの命令が発行された後の状態を示している。1命令が発行されたため、院出 先頭アドレスscopeは1つ移動し、アドレス

eue\_topは0(8+4=0)となり、アドレス0を示している。この場合、queue\_topから始まる4つのアドレス領域は、まだ発行されていない命令(アドレス3の命令)を含んでいるため、キュー9への命令の取込は行なわれない。

状態(6)は、前のサイクルで命令デコーダから3つの命令が発行された場合の状態を示している。3命令が発行されたため、統出先頭アドレスs copeは3シフトされ、アドレス6を示している。書込先頭アドレスqueue\_topが対していたが存れる。この命令12、13、14および15が格納される。この命令12ないし15は有効であるため、それに対応する有効性フラグがオン状態とされる。このキュー9において空き領域があるか否かの判定は、キューアベールロジック34から出力される信号queue\_availにより行なわれる。

次に、分岐命令による分岐が生じた場合の基本 的動作についてそのフローを示す第4図を参照し て説明する。いまキュー9が状態(11)にあった場合を想定する。この状態(11)においては、アドレス q u e u e \_ t o p はアドレス10を示しており、アドレス s c o p e はアドレス2を示している。この状態(11)においては、アドレス10,11,0,1に命令8,9,10および11が審込まれる。キュー9のアドレス2,3,4および5に格納されている命令2,3,4,5が提出されて命令デコーダへ与えられる。この状態(11)のサイクルにおいて、アドレス 4 の命令2が分岐命令であり、この分岐命令2に従って分岐が生じたとする。次の状態(12)においては以下のことが行なわれる。

キュー9のアドレス4以降の内容は、命令2に おいて分岐が生じたためもはや不要である。

アドレスqueue\_topに続くアドレスすなわちアドレス4ないし7に格納された4エントリの有効性フラグをオフ (0)に設定する。アドレスqueue\_topおよびscopeをキュー9のアドレス4に設定する。

pe (キューアドレス 4) から始まる 4 エントリの命令 2 0 ないし 2 3 が命令デコーダへ与えられ、解説される。

次に、プロセサからの命令フェッチ要求に対して、命令メモリから命令を供給することができない場合の基本的な動きについてそのフローを示す第5 図を参照して説明する。

いま、キュー9が第5図に示す状態(21)に あった場合を想定する。この状態(21)におい では、キュー9のアドレス 0 ないし3 へ命令 8 な いし11が書込まれ、一方、キュー9のアドレス 6,7,8および9に格納されている命令2,3, 4および5が命令デコーダへ与えられ、発行対象 として解読される。

このサイクルにおいて命令 2. 3 および 4 が機能ユニットへ発行されたとする。

このサイクルにおいて、命令メモリに対して行なった命令フェッチ要求に対して、命令メモリは何らかの原因(たとえば命令メモリがキャッシュで構成される場合、キャッシュミス)によりこの

また、分岐先命令のアドレスは、このサイクル で命令メモリへ送られ、分岐先命令はその次のサ イクルで命令メモリから供給される。 すなわち、 分岐先命令はこのサイクルではキュー9には審込 まれない。

アドレスscopeより始まる。4エントリの命令は発行対象として解読することができる。 しかしながら、これらの内容は機能ユニットへ発行してはならないものであるため、このサイクルにおいては、アドレスqueue\_topより始まる4エントリの有効性フラグがオフ(0)に設定される。

状態(13)においては、アドレス q u e u e \_ t o p から始まるアドレス 4 ないし 7 の 領域に分岐先命令 2 0 ~ 2 3 が命令メモリから供給されて書込まれる。またこの命令 2 0 ないし 2 3 は分岐先命令であり、解説・発行されるべきものであるため、その有効性フラグもオン(1)に設定される。

このサイクルにおいては、またアドレスsco

サイクル内で命令を供給できなかったとする。´

状態 (22) においては、前のサイクルで命令 2. 3 および 4 が発行されているため、アドレス s c o p e が 3 つシフトしてアドレス 9 を示して いる

また、アドレス q u e u e \_\_ t o p はアドレス 4 を示している。命令メモリから命令が供給されていないため、このキュー 9 のアドレス 4 。 5 。 6 および 7 に格納されている命令はフェッチ要求が出された命令と異なるため、解説してはならない。そこで、命令が命令メモリから供給されない場合、このアドレス q u e u e \_\_ t o p に続くアドレスに格納された 4 エントリの有効性フラグがオフ (0) に段定される。

状態 (23) においてもまだ命令メモリから命令が供給されず、プロセサは命令到着待機状態にある。このためキュー9への命令書込は停止する。一方、命令フェッチが行なわれなくても、キュー9に未発行の命令が存在すれば命令デコーダを介して機能ユニットへの命令発行が続行される。こ

の第5図に示す例においては、前のサイクル(状 悲(22))において2命令が発行されており、 このアドレスscopeは11を示している。

状態(24)において、命令が命令メモリから 到着したため、アドレスqueue\_top(ア ドレス4) から始まるキュー9の4エントリに命 **分が書込まれる。すなわち、命令12~15がア** ドレス4~7にそれぞれ音込まれる。

また前のサイクルにおいて2つの命令(命令7 および8) が発行されており、アドレス s c o p e はアドレス1を示す。

次に、第3回ないし第5回に示す動作を実現す るためのロジック30ないし36の論理について 説明する。まず、キュートップロジック30が実 現するロジックについて説明する。

- (1) 初期状態:この状態は次の2つの状態 を含む。
  - (a) リセット状態:信号reset=1 このとき、queue\_top=0となる。
  - (b) 初期化状態:信号queue\_\_ini

t\_state\_L = 1

この状態は、キュー9の音込先頭アドレスはキ ュートップレラッチ17の保持するアドレスに設 定される。したがって、

queue\_top\_in=queue\_to p \_ L となる。

次に非初期状態、すなわちreseteque ue\_init\_state\_L=0の場合につ いて説明する。ここで「・」は論理獲演算を示す。

(2) 分岐発生状態:信号br\_taken

この状態においては、アドレスqueue\_t o p は、キュー 9 において分岐命令が格納された アドレスに設定される。したがって、このときは、 queue\_top\_in=branch\_i nst\_entry

(3) 命令フェッチ要求が出されても命令供 給が行なわれない場合:IC\_fetch\_L=

1 mo I C \_ ready = 0

このとき、アドレスqueue\_topは前の サイクルと同じ彼を維持するので、

queue\_top\_in=queue\_to p \_ L

となる。

(4) 発行された命令フェッチ要求に対し命 合供給が行なわれ、かつキュー 9 に空きが存在す

: IC\_fetch\_L=1molC\_rea dy=1, hoqueue\_avail=1

このとき、アドレスqueue\_topは次の サイクルにおいて4シフトされるため、

queue\_top\_in=queue+4 となる。ここで、「+」はモジュロ12の加算で ある。したがって、

if (queue\_top>11)

{queue\_top\_in=queue\_t op\_in-12} となる。

(5) 命令フェッチ要求が出され、命令供給 が行なわれても、キューに空き領域(4エントリ 分)が存在しない場合

: IC\_fetch\_L=1bolC\_rea dy=1 h > que u e \_ a v a i l = 0

この状態はキュー9に4エントリ分の命令を書 込む領域が存在しないため、命令の書込が行なわ れない状態を示しており、アドレスQueue\_ topは前のサイクルと同じ状態を維持する。し たがって、

queue\_top\_in=queu'e\_to p \_ L

となる。

となる。

(6) 命令到着待ち状態の場合

- :この状態は2つある。
- (a) 命令フェッチ要求が出されても何らか の原因(キャッシュミス等)により命令供給が行っ . . . . なわれない場合

: I C \_ f e t c h \_ L = 1 \*> I C \_ r e a dy = 0 :

この状態では前のサイクルの q u e u e\_\_ t o p が保持される。したがって、

queue\_top\_in=queue\_to
p\_L

> txx.

(b) たとえば命令メモリがアクセスを受入れられない状態にあるとき

: この状態はIC\_miss\_L=1かつIC \_ready=0

この状態では、命令が供給されていないため、 アドレスqueue\_\_topは前の値を保持する。 したがって、

queue\_top\_in=que\_top\_ L となる。

(7) たとえばキャッシュミス等による命令 到着待ち状態において命令が与えられ、かつキュ - 9 に空き領域が存在する場合:

l C \_ m i s s \_ L = 1 かつ I C \_ r e a d y = 1 かつ q u e u e \_ a v a i l = 1

この状態はたとえば割込み処理などにより、命令メモリの命令の実行が中断される状態である。この状態ではアドレスqueue\_topは前のサイクルの値を維持する。したがって、

queue\_top\_in=queue\_top\_L

となる。この上述の論理を第6図に一覧にして示す。

このキュートップロジック30が実行する論理は上述の説明から明らかであろう。このキュートップロジック30の具体的構成は、第6図に示す論理表を満足する構成であればどのようなものであってもよい。たとえば単純には、この第6図に示す表の各列(横方向)が示すロジックをたとえばANDゲートにより形成し、この各列のロジックの論理和をとる回路構成を用いて実現できる。

次にスコープネクストロジック31の実行する 論理動作について説明する。

(1) リセット状態:信号reset=1 この状態ではアドレスscopeは0に設定さ この状態では、与えられた命令をキュー9にすべて書込むことができる。このときには、このサイクルでは、queue\_top\_in=queue\_top\_L+4
となる。ただし「+」はモジュル12のモジュロ

加算である。

(8) 命令到着待機状態において命令が供給 されてもキュー9に空き領域が存在しない場合

: I C \_ m i s s \_ L = 1、かつ I C \_ r e a d y = 1、かつ q u e u e \_ a v a i ! = 0

このとき、キュー9には命令を書込むことができないので、アドレス queue\_topは前のサイクルの値を保持する。したがって、

queue\_top\_in=queue\_top\_L bなる。

(8) 命令フェッチ要求を出しておらず、また命令到着待ち合わせ状態でもない場合

: 1 C \_ f e t c h \_ L = 0 かっ I C \_ m i s s \_ L = 0

れる。すなわち、

s c o p e \_ n e x t = O である。

(2) 分岐命令の発行

: b r \_ t a k e n = 1

この場合、第4図に示すように、アドレスs c opeは分枝命令を格納するキュー9のアドレス に設定される。したがって、scope\_nex t=branch\_inst\_entry となる。

(3) この上述の状態以外の場合:reset=0かつbr\_taken=0

この状態においては、アドレスscopeは発 行命令数に従ってシフトする。すなわち、

s c o p e \_\_ n e x t = s c o p e \_\_ L + i s s u e d \_\_ i n s t \_\_ c o u n t となる。ここで、「+」はモジュール12のモジュロ加算である。したがって、

s c o p e > 1 1 = = 1 のとき、

s c o p e \_ n e x t = s c o p e \_ n e x t = 1 2

となる。

このスコープネクストロジック 3 1 の実現する 論理は第 7 図に一覧にして示される。

ここでフラグ s c o p e > 1 1. q u e u e \_ t o p > 1 1 はアドレス s c o p e および q u e u e \_ t o p がキュー 9 を一巡りしたことを示す。 次に第8 図を参照して命令フェッチロジック 3 2 の実現する論理について説明する。

(1) 命令フェッチ要求は、リセット状態の ときまたは命令メモリが、命令フェッチ要求を受 入れられる状態のとき発生される。すなわち、

reset!=1かつ | C\_b u s y !=1の ときに

1 C \_ f e t c h = 1

となる。ここで「!」は否定を示す符号である。

(2) 命令フェッチ要求が出されないのは上述のごとくリセット状態または命令メモリが命令フェッチ要求を受入れない状態のときである。したがって上の状態(1)以外すべて

 $IC_fetch=0$ 

d y = 0

この状態では、次のサイクルは命令供給待機状態であり、次のサイクルで命令が与えられればその命令を書込む必要がある。フラグIC\_misst1となる。

(4) 命令メモリから命令供給がされた場合: IC\_\_ready=1

この状態は命令メモリから命令が供給されたことを示しており、次のサイクルにおいて命令待ち合わせ状態となる必要はなく、フラグIC\_missは0となる。

(5) 動作状態において、分岐命令が発生せず、命令フェッチ要求も発生されず、また命令メモリからの命令供給指示も与えられない状態

この状態は、たとえば創込み処理などによる実行の中断状態などが生じており、フラグIC\_missは前のサイクルの値を保持する必要があるため、

となる。次に命令ミスロジック33が実現する論 理について第9図を参照して説明する。

信号 1 C \_ m i s s は、命令メモリからの命令 到着待ち状態であることを示すフラグである。こ の命令ミスロジック 3 3 は次のサイクルのフラグ 1 C \_ m i s s の状態を決定する。

(1) リセット状態: reset=1

この状態においては、まだ何ら命令は発生されておらず命令を持つ必要もなく、フラグIC\_missはOである。

(2) 動作時において、分岐命令が発生した 場合

: b r \_ t a k e n = 1

この状態においては、次のサイクルで分岐先命令のフェッチが行なわれるため、命令待ち合わせ 状態となることはなく、フラグIC\_missは、

(3) 命令フェッチ要求が出されても命令メモ リから命令が供給されない場合

: I C \_ f e t c h \_ L = 1 かつ I C \_ r e a

IC\_miss=IC\_miss\_L、

次に第10A図および第10B図を参照してキューアペールロジック34が実現する論理動作に ついて説明する。

(1) リセット状態: reset=1

この状態においては、キュー 9 においては命令 は何ら格納されていないため、キュー 9 には、ア ドレス q u e u e \_\_ t o p からの連続する 4 つの アドレス領域に 4 つの命令を書込むことができる。 したがってこの場合、

queue\_avail=1

(2) 分岐命令が発生した場合: br\_ta ken=1

queue\_avail=1.

となる。

分岐が発生していない状態において、キューフルロジック (これは以下に説明する) がキュー 9 に空き領域 (4 エントリ分) が存在していることを示している場合には、

queue\_avail=1となり、またこのキューフルロジックがキュー9が空き状態(4命令を書込むエントリ分の領域)にないことを示している場合に

queue\_avail=0となる。すなわち、この状態においてはqueue\_avail=!

次に、キューフルロジックについて説明する。 このキューフルロジックは第1図におけるキュー アペールロジック34に含まれている。このキュ ーフルロジックが実行する論理を第10B図を参 照して説明する。

(1) このキューフルロジックはスコープネ クストロジック31からのアドレスscopeと キュートップロジック30からのアドレスque ue\_top\_inに従ってキュー9が空き領域を有しているか否かを判定する。ここで、スコープネクストロジック31から出力されるアドレスscopeは次のサイクルにおける狭出先頭アドレスを示しているためscope\_nextとして説明する。

(1) 次のサイクルにおける院出先頭アドレスscope\_nextが次のサイクルにおける 書込先頭アドレスqueue\_top\_inより も小さい場合

この場合、第10C図に示すように、命令がqueue\_top\_inから書込まれるため、アドレスscope\_nextとキュー9の全エントリ数との和からアドレスqueue\_top\_inとの差が4以上あれば次のサイクルで命令を書込むことができる。したがって、

s c o p e \_ n e x t + 1 2 - q u e u e \_ t o p \_ i n ≥ 4

の場合にはqueue\_full=FALSE (0:空き領域有)

となる。そうでない場合には、

queue\_\_fuli=TRUE(1;空き額・ 城無し)

となる。

(2) scope\_next>queue\_ top\_in:

この状態は第10D図に示す状態である。この 状態では、scope\_nextと q ueue\_ top\_inとの差Cが4以上であればキュー9 に命令を書込むことができる。したがって、

scope\_next-queue\_top\_ in≥4 % bif.

queue\_full=FALSE

また、scope\_next-queue\_t
op\_in<4ならば、

queue\_full=TRUE &# &.

(3) scope\_next=q-ueue\_ top\_in この状態は次のサイクルにおける銃出先頭アドレスと書込先頭アドレスとが等しい状態である。このとき、後述のキューステイト(queue」state)に従って、キュー9の空き領域があるか否かの判別が行なわれる。すなわち、

queue\_state=NORMALならば、 queue\_full=FALSE となる。また、queue\_state!=NO RMALならば、

queue\_fuli=TRUE

次にキュー9の空き領域の有無を判定するための信号 q u e u e \_ s t a t e について説明する。ここで、空き領域とは一度に命令メモリからフェッチされた複数の命令をすべて書込むことのできる領域であり、本実施例では最小4エントリの領域を示す。キュー9の状態は第1の状態の他に、第2の状態および第3の状態がある。まず、第11A図および第11B図を参照して第2の状態、(NORMAL状態)について説明する。

第11A図および第11B図は、キュー9の第 2の状態(NORMAL状態)のキュー9のアドレス q u e u e \_ t o p および s c o p e の位置 関係を示す図である。第11A図において、アドレス q u e u e \_ t o p は、キュー9のアドレス 6 を示し、アドレス s c o p e はキュー9のアドレス 2 を示す。この状態は、

scope<queue\_top と宏わせる。

第118図において、命令が供給されず、命令の発行のみが行なわれた状態を示す。この場合、次のサイクルにおけるアドレスscope\_nextおよびaueue\_top\_inは互いに等しくなる。この状態は、第2の状態(NORMAし状態)において生じたものであり、この状態も第2の状態と称される。この状態は、

scope\_next=queue\_top\_ in

と表わせられる。

したがって、キュー9の第2の状態 (NORM

scope\_next=queue\_top\_ in

となる。この状態では、未発行の命令のみでキュー9が満たされている。この状態では、次のサイクルにおける命令書込を禁止する必要がある。この状態をも合わせて第3の状態(REVERSE状態)とよぶ。したがって、第3の状態(REVERSE状態)の条件は、

scope≥queue\_top と表わせる。このキュー9の状態を信号queu e\_stateによりモニタすることにより、前述のロジックqueue\_fullの論理動作を 通して、キュー9に空き領域があるか否かの判別

このキューステイトロジック50が実現する論 運動作を第13図に一覧にして示す。以下、キュ ーステイトロジック50の動作について説明する。

を行なうことができる。

(1) リセット時の初期状態においては、アンドレスqueue\_topおよびsc.opeはキーュータのアドレスOに設定される。この状態は、

A L 状態) にある条件は、

s c o p e ≦ q u e u e \_ t o p と表わせる。次に、第12A図および第12B図 を参照して、キュー9の第3の状態(R E V E R S E 状態)について説明する。

第12A図および第12B図はキュー9の第3の状態(REVERSE状態)におけるアドレスscopeおよびqueue\_topの位置関係を示す図である。第12A図において、アドレスscopeはキュー9のアドレス6を示し、アドレスqueue\_topは、キュー9のアドレス2を示す。この状態は、

scope>queue\_top と扱わせる。

この状態において、命令発行が行なわれず、命令供給が行なわれた状態を考える。すなわち、第12A図においてキュー9のアドレス2から命令が供給された場合を考える。この場合、第12B図に示すように、次のサイクルにおけるアドレスは、

キュー9の第1の状態であるが、キュー9へ命令 を書込むことができるため、信号queue\_s tateは第2の状態に設定される。すなわち、

reset=1 % id

queue\_state=NORMAL

(2) アドレスqueue\_topが、キュー9のアドレス領域を一巡し、かつアドレス のpe がまだキュー9のアドレス領域を一巡しない場合:

このとき、第13図の(2)に示すように、キュー9は第3の状態(REVERSE状態)となる。したがって、

queue\_top>11==1、かつ scope>11==0のとき、

queue\_state=REVERSE

(3) アドレス s c o p e がキュー9のアドレス領域を一巡した場合:

この状態では、アドレスscope\_next

がアドレスqueue\_top\_inを超えるごとはないので、キュー9は第2の状態(NORM Aし状態)となる。したがって、

scope>11==1464,

queue\_state=NORMAL

# (4) 分岐が発生した場合:

この状態においては、分岐命令から始まるキュー9のアドレス領域に次の分岐先命令を格納する必要がある。したがってこの状態ではアドレスs
cope\_nextおよびqueue\_top\_
inは等しくされるが、命令の書込を可能とする
ために、キュー9の状態は第2の状態(NORM
AL状態)となる。したがって、

br\_taken=1464.

queue\_state=NORMALとなる。次に、キュー9の「有効性フラグ」部分に書込まれるフラグを決定する命令アペールロジック35が実現する論理について第14図を参照して説明する。

令の供給の有無に対応する。したがって、

IC\_fetch\_L=1, tbit,

# (4) 命令到着待ち状態の場合:

この状態は、そのサイクルでの命令フェッチ要求の有無にかかわらず生じる。このときも、アドレスqueue\_topから始まる命令の有効/無効は命令メモリからの命令供給の有無に対応する。したがって、

IC\_miss\_L=1, tod.

inst\_avail\_in = IC\_read y

となる。

(5) 上述の4状態のいずれの状態でもない 写合・

この状態においては、アドレス q u e u e \_\_ t o p から始まる 4 エントリに書込まれる命令は要 求する命令ではないため、有効性フラグはオフと 第14図は命令アペールロジック・3:5 が実現する論理を一覧にして示す図である。

(1) 初期状態: reset=1

この状態では、まだキュー9に有効な命令は何ら格納されていないため、有効性フラグはオフ(0)にされる。したがって、

reset=1264.

inst\_avail\_in=0

### (2) 分岐が発生した場合、

この状態では、分岐命令が格納されたアドレスから続く 4 エントリの命令の発行を禁止する必要がある。したがってこの場合には有効性フラグはオフ(0) とする。したがって、

br\_taken=1, #6#,

inst\_avail\_in=0
& # & .

(3) 命令フェッチ要求が出された場合:

この状態では、アドレスqueue\_topから始まる命令の有効/無効は命令メモリからの命

される。したがって、

else, inst\_avail\_in=0 & TS.

第15図はキュー初期化ロジック36の実現する論理を一覧にして示す図である。以下、第15図を参照してキュー初期化ロジック36の論理動作について説明する。ここで、キューの初期状態(第1の状態)とは、キューのリセット状態、分岐命令が発生した状態、および命令待ち状態のいずれかの状態を示す。すなわち、キュー9に必要とされる命令が書込まれていない状態を表わしている。

#### (1) リセット状態:

この状態においては、まだキュー9には何ら命令は書込まれていないため。キュー9は初期状態にある。したがって、

reset = 1, usu

queue\_init\_state=1 & # &.

(2) 分岐が発生した場合:

この状態においては、キュー9は分岐先命令を格納する必要があるが、この命令は、まだキュー9に香込まれていないため、キュー9は初期状態にある。したがって、

br\_taken=1, #5#,
queue\_init\_state=1,

(3) 命令フェッチ要求が出されても命令メ モリから命令が供給されない場合:

この状態においてはキュー9は命令待ち状態となるため、キュー9は初期状態となる。したがって、

I C \_ f e t c h \_ L = 1、かつ
I C \_ r e a d y = 0、ならば、
queue \_ i n i t \_ s t a t e = 1、
となる。

(4) 命令フェッチ要求が出されかつ命令メ モリから命令が供給された場合:

この状態においてはキュー9には所望の必要と される命令が書込まれたことにより、キュー9は

· IC\_ready=145ff,
queue\_init\_state=0

243.

(7) リセット状態になく、分枝発生状態で もなく、命令フェッチ要求を行なっておらず、ま た命令待ち合わせ状態でもない場合:

この状態においては、キュー9は命令メモリからの命令の供給の有無にかかわらず、キュー9は次のサイクルの状態では、そのときの状態を保持すべき状態にあり、またすなわち、第6図に示すようにアドレスQueue\_topは同一アドレスを続いて示す必要がある。したがって、

reset=0、かつbr\_taken=0、 かつ・・・

IC\_fetch\_L=0molC\_miss \_L=0, #5#.

queue\_init\_state=queu
e\_init\_state\_L
&# &.

なおロジック30ないし36および50が実現

初期状態ではない。したがって、

IC\_ready=1, #5#.

queue\_init\_state=0. &#&o.

(5) キュー9が命令待ち状態にあり、かつ 命令メモリから命令が供給されない場合:

この状態では、キュー9はフェッチ要求した命令の到着を待っている。したがって、キュー9は 初期状態にある。したがって、

I C \_ m i s s \_ L = 1、かつ

IC\_ready=0, tot

queue\_init\_state=1

(6) キュー9が命令符ち状態にありかつ命令メモリが命令を供給した場合:

この状態では、キュー9にはフェッチ要求した 命令が書込まれたため、キュー9は初期状態では なくなる。したがって、

IC\_miss\_L=1、かつ

する論理を一欄にして示しているが、これらの論 理を実現するための具体的構成は当業者であれば 容易に作成することができるであろう。

命令デコーダ26は、レラッチ回路14~16から与えられるアドレスID\_PC\_L、命令ID\_IR\_Lおよび有効性フラグID\_inst\_avail\_Lをデコードし、並列処理可能な命令を検出し、該命令を対応の機能ユニットへ転送するとともに、信号br\_taken、データissued\_inst\_countおよびbranch\_inst\_entryを発生する。

この第1図に示す回路標成は1サイクルですべて所望の動作を実行する。分岐発生時において、分岐命令と同時に命令デコーダ26に与えられた命令のうち分岐命令以後の命令については、デコード動作を行なっても機能ユニットへの発行を停止する構成であってもよく、また機能ユニットへその命令を与える一方そのサイクルにおける機能ユニットの動作を禁止する構成であってもよい。次に、各ロジック30ないし36および50の動

作について図面を参照して説明する。

第16図は第3図に示すキュー、queue\_topおよびscopeの基本的な動きに対応する各ロジックの動作を示す信号波形図である。第16図には、各サイクルと第3図に示す各ステップとの対応関係を合わせて示す。また、各サイクルの初めはクロック信号下により決定される。この信号波形図においてサイクルの中間でロジックの出力の変化は、クロック信号しに応答して生じている。

### (1) サイクル0および1:

このサイクルはリセット信号 resetが "1" にあり、キュー9は初期状態にある。したがって、信号 queue\_init\_stateがオン (1)、アドレス queue\_topおよびscopeは0であり、また有効性フラグinst\_avail\_inは0である。

また、リセット状態においては、命令メモリに 対するフェッチ要求は行なわれないため、命令フェッチ要求フラグIC\_fetchはオフ(0)

inst\_avail\_inがオン状態となる。 このとき、キュー初期状態フラグ queue\_i nit\_stateはオン状態にあり、キュー9 が初期状態にあることを示している。

# (4) サイクル4:

信号IC\_fetchおよびIC\_ready がともにオン状態となったことにより、キュー9の初期状態が解除され、信号queue\_init\_stateがオフ(0)とされ、キュー9に対する命令等の書込が実行される。すなわち、アドレスqueue\_topが示すアドレス0からの領域に命令メモリから供給された命令IC\_dataおよび命令フェッチステージから伝達された各命令の論理アドレスIF\_PC\_Lおよび命令アペールロジック35からの有効性フラグ部inst\_avail\_inが書込まれる。

またこのときアドレス s c o p e から始まるア ドレス 0 に書込まれた命令およびアドレスおよび 有効性フラグが読出され、ラッチ回路 1 4 ないし 1 6 へ与えられる。このラッチ回路 1 4 ないし1 である。また、キュー 9 はリセット状態において は空き領域が十分に存在するため、信号 q u e u e \_ a v a i l は空き領域があることを示すため \*1\* である。

#### (2) サイクル2:

このサイクル2においてリセット信号resie tが "0" となり、リセットが解除される。この リセットの解除はサイクルの中途で行なわれてお り、各ロジックの出力状態はサイクル1と同様で ある。

#### (3) サイクル3:

このサイクルにおいては、命令フェッチロジック32からの命令フェッチ要求IC\_fetchをオン状態とする。これにより命令メモリに対する命令フェッチ要求が行なわれる。この発行された命令フェッチ要求に対して命令メモリから命令が供給される。命令メモリからは命令供給を示す信号IC\_readyに応答して、命令アペールロジック35からの出力される有効性フラグ

6 へ与えられたデータはクロック信号しに応答して命令デコーダ2 6 へ与えられてそごで解説される。その結果、サイクル4において2 つの命令が並列処理可能であるとして対応の機能プロックに発行される。これにより、命令デコーダ2 6 からは発行命令数が2 であることを示す信号 i s s u e d \_\_i n s t \_\_c o u n t が発生され、スコープネクストロジック 3 1 ~与えられる。アドレスs c o p e \_\_n e x t は 2 となる。また、アドレス u e u e \_\_t o p は 4 を加算され、4 となる。

### (5) サイクル5:

このサイクルにおいては、アドレス q u e u e \_ t o p はアドレス 4 を示しており、またアドレス s c o p e はアドレス 2 を示している。サイクル 4 と同様に命令メモリから命令が供給され、アドレス 4 ないし 7 に命令が書込まれる。このとき同時に、キュー 9 からアドレス 2 からの命令が決出され、ラッチ回路 1 4 ないし 1 6 を介して命令デコーダ 2 6 へ与えられる。命令デコーダ 2 6 からは 1 つの命令が機能ユニットへ発行される。し

たがって、スコープネクストロジック31から出力されるアドレスscopeは3となる。また、キュートップロジック30から出力されるアドレスqueue\_top\_inは8となる。

#### (6) サイクル6:

このサイクル6においてもサイクル4と同様に命令メモリから命令が供給される。これにより、 キュー9のアドレス8ないし11に命令が春込まれる。

一方、命令デコーダ26からは機能ユニットへ 発行される命令が存在しなかったため、発行命令 数0を示す信号!ssued\_inst\_countが発生されスコープネクストロジック31~ 与えられる。

キュートップロジック30からの次のサイクルのアドレスqueue\_top\_inはアドレス0を示す。スコープネクストロジック31から出力されるアドレスscope\_nextは3である。このとき、キュー9のアドレス3には未発行の命令が残る。したがって、キューアペールロジ

#### (8) サイクル8:

アドレス q u e u

なお、このとき、命令フェッチ要求IC\_Ie t c h が連続して発行されるため、サイクル7とサイクル8とで命令メモリから与えられる命令の内容が異なることも考えられる。これは、キューアペールロジック34からの個号queue\_a vailを命令フェッチステージへ与え、この信号queue\_availがオフの場合には、命令フェッチステージに含まれるプログラムカウンタ(IF\_PC)のカウンタ動作を禁止し、サイクル7とサイクル8とで命令メモリの同一の内容が与えられるように構成すれば、同一命令を命令

ック34は、そこに含まれるキューフルロジック の機能によりキュー9に空き領域がないことを示 すために、信号queue\_availをオフ (0)に設定する。これにより、次のサイクルに おけるキュー9への命令の書込が禁止される。

#### (7) サイクル7:

メモリから与えることができる。

なお、各ロジック30ないし36および50は 与えられた信号を論理処理しているだけであり、 クロック信号TまたはLとの同期動作は行なって、 はいない

第17図は、第4図に示す分岐発生時における各ロジックの動作を示す信号波形図である。第17図において第4図の各ステップが各サイクルに対応づけて示される。以下、第17図を参照して分岐発生時におけるキュー、queue\_top
およびscopeの動きについて説明する。

# (1) サイクル0:

アドレス q u e u e \_\_ t o p は 1 0 であり、アドレス s c o p e は 2 である。したがってキュー 9 からは命令 8 、 9 、 1 0 および 1 1 がアドレス 1 0、 1 1、 0 および 1 に青込まれる。一方、キュー 9 のアドレス 2 ないし 5 の命令 0 ないし 3 が 読出される。このサイクル 0 において、キュー 9 のアドレス 4 に格納されていた分岐命令 2 3 により分岐が発生した場合を想定する。この場合、信

号br\_takenがオン(1)となる。この分 蛟が生じたことにより、命令アペールロジック3 5からの有効フラグinst\_avail\_in はオフ(0)となる。

また、この分岐発生により、キュートップロジック30から出力されるアドレスqueue\_top\_inは分岐命令2が格納されていたアドレスbranch\_lnst\_entryに従って4となり、また同様に、スコープネクストロジック31から出力されるアドレスscope\_nextも4となる。

またキュー初期化状態ロジック 3 6 の出力 q u e u e l n i t s t a t e もこの分岐発生により初期状態(第1 の状態)を示すために 1 となる。また、キューアペールロジック 3 4 の出力へはこの分岐発生によりキューステイトロジック 5 0 から N O R M A L 状態を示す信号が与えられ、信号 q u e u e l a v a i l は 1 のままである。

(2) サイクル1:

このサイクルにおいては、アドレスqueue

\_\_topおよびscopeはともに4に設定され、またキュー9のアドレス4ないし7の有効性フラグに0が香込まれる。この分岐が発生した場合には、分岐先命令のアドレスがこのサイクルで命令フェッチステージから命令メモリヘ与えられ、分岐先命令はその次のサイクルに命令メモリから供給される。したがって、この分岐先命令はこのサイクルではキュー9には審込まれない。

このサイクル1においては、アドレス4から始まる命令は命令デコーダ26へ与えられるが、この命令内容は機能ユニットへ発行/実行してはならないものである。このため、命令デコーダ26は、関連の有効性フラグinst\_availが、オフ状態となるためその発行を行なわない。

さらに、キュー初期化ロジック36からの出力 信号queue\_init\_stateはオン (1)であるため、キュートップロジック30お よびスコープネクストロジック31から出力されるアドレスqueue\_top\_inおよびscope\_nextは4を保持する。またこのサイ

クルにおいては分岐は生じないため、命令デコーダ26からの信号 br\_takenはオフとなる。これにより、命令アベールロジック35からの有効性フラグinst\_avail\_inはオンとなる。

## (3) サイクル2:

)

このサイクルにおいては、分岐先命令が供給され、キュー9に格納されるとともに、関連の有効性フラグinst\_avail\_inもオンとなる。このときアドレス4から始まる命令すなわち分岐先命令が命令デコーダ26へ与えられデコードされる。このサイクルにおいては、信号queue」にあ、その処理内容に応じてアドレスqueueしため、その処理内容に応じてアドレスqueueしてのりおよびscopeはそれぞ双更される。ここで、サイクル2においては、信号 I C \_\_ r eadyがオンのため、サイクル2において分岐先命令が供給されていることを示している。

第18図は第5図に示す動作状態における各ロジックの動作を示す信号波形図である。以下、第

18図を参照して、発生された命令フェッチ要求 に対し命令メモリから命令が供給されない場合の 動作について説明する。なお、第18図において 第5図に示すステップも合わせて各サイクルに対 応づけて示されている。

### (1) サイクル0:

このサイクルにおいてアドレス q u e u e \_ t o p が 0、アドレス s c o p e が 6 である。このサイクル 0 において発生された命令フェッチ要求(I C \_ f e t c h がオン)に対し、命令メモリから命令が供給されない場合を想定する。このとき、命令メモリからの信号 I C \_ r e a d y はオフとなり、また命令メモリへのアクセスを禁止するため、信号 I C \_ b u s y はオンとなる。このオフ状態の信号 I C \_ r e a d y に応答して有効性フラグ i n s t \_ a v a i l \_ l n がオンからオフ状態へ変わる。

# (2) サイクル1:

このサイクルにおいては、サイクルOにおいて、IC\_fetchが1でありかつ1C\_read

すが0のため、信号IC\_missが1となり、キュー9が命令符ち状態にあることを示す。またキュー初期化ロジック36からの出力queue
\_init\_stateは、サイクル0において、命令要求が発生されても命令供給がされなかったことに応答して"1"となりキュー9が初期状態(第1の状態であり命令符ち状態)に設定され、アドレスqueue\_topの変更が禁止される。ニのサイクルにおいては、アドレス4から当まるキュー9の領域にはオフ(の)の有効性フラグinst\_avail\_inが普込まれ、額領域に格納された命令の発行/実行が禁止される。

一方、アドレス s c o p e が示すアドレスキューからの命令は命令デコーダ 2 6 へ与えられ、 2 つの命令が発行され、次のサイクルにおけるアドレス s c o p e \_\_ n e x t は 1 1 に変更される。

### (3) サイクル2:

この状態においても待ち状態であり、 I C \_ f e t c h はオフ、信号 I C \_ m i s s はオン、および信号 q u e u e \_ i n i t \_ s t a t e はオ

る命令アコーダ26による機能ユニットへの発行が行なわれる。このサイクル3においてはキュー9は初別状態から解除されたため、初期化状態信号queue\_init\_stateはオフとされ、アドレスqueue\_topの変更が再開される。また、信号IC\_fetchもオン状態とされ、命令フェッチ要求も再聞される。

上述のように、複数の命令をそのアドレスおよ行び有力に、複数の命令をそのアトレスおを行びたともに同時に書込かのキューを設け、このキューを設け、このや供給けるのできるキューを設定した。命令供給にあるのがあるで、自動するように構合することができる。次に、このできることができる。次に、できることができる。次に、できることができる。次に、できることができる。次に、できることができる。次に、できるキュー9の構成および動作について説明する。

ン状態である。この状態においては、アドレス4から始まる4エントリ領域に命令無効を示すフラーグinst\_avail\_inが書込まれる。

一方、アドレスscopeから始まる命令は銃 出され、命令デコーダ26へ与えられ、2つの命 令が発行され、次のサイクルにおける書込先頭ア ドレスscope\_nextは1に変更される。

このサイクル2において、命令メモリから命令が供給されたとする。このとき、信号IC\_readyがオン状態となり、信号IC\_busyはオフ状態となる。これに応答して、有効性フラグinst\_avail\_inはオン状態へ移行する。この状態により、キュー9は命令待ち状態が解除される。

(4) サイクル3:このサイクルにおいては、命令メモリから到達した命令がアドレスqueue\_topが示す4から始まる領域に登録され、またその対応の有効性フラグlnst\_avail\_inも1に設定される。このとき、アドレスscopeが示すアドレス位置からの命令に対す

第19図は命令メモリ1からフェッチされる命令とキュー9へ書込まれる命令との対応関係を概念的に示す図である。まず、第19図を参照して、キュー9へのアドレスIF\_PC\_L、命令1C\_dataおよび有効性フラグinst\_avail\_inの書込動作について説明する。

命令フェッチステージ2からは命令フェッチ要求IC\_fetchに応答して、命令メモリ1のアドレスIF\_PCが発生されて命令メモリ1へ与えられる。命令メモリ1からはこのアドレスIF\_PCに従って4つの命令IC\_1、IC\_2、IC\_3および1C\_4が同時に読出される。この4つの命令IC\_1~IC\_4は並列に命令IC\_dataとしてキュー9の命令領域へ与えられる。

一方、命令フェッチステージ2からはこのアドレスIF\_PC\_Lがキュー9へ供給される。このアドレスIF\_PC\_Lは4つの命令IC\_1~IC\_4の各アドレスを示しており、これらのアドレスが並列にキュー9のアドレス領域へ与え

られる。この命令は任意の長さであってもよいが、 キュー 9 のエントリの効率的利用からは命令メモ リ 1 からの命令の長さはすべて同一の長さに設定 される。

命令メモリ 1 から発生される信号 I C \_ b u s y は第 1 図に示す命令フェッチロジック 3 2 へ与えられる。命令メモリ 1 から発生される信号 I C \_ r e a d y は命令アペールロジック 3 5 へ与えられる。この命令アペールロジック 3 5 へ与えられる他のロジックからの信号は図示していない。

キュー9は、これらのアドレスIF\_PC\_し、命令IC\_dataおよび有効性フラグinst\_avail\_inを受け、書込イネーブル信号wen(これは第1図のキューアベールロジック34から発生される)に応答して、アドレス q u e u e \_topが示すアドレスから始まる4つのエントリ領域へ同時にこれらを書込む。

このときまた、アドレス s c o p e から始まる 4 つのエントリの内容が読出される。このアドレ スIF\_PC\_Lは、クロック信号しに応答して

ビットIC10~IC40が順次格納され、以下 この順番で第32ビットまで同様に配置される。 ここで、命令IC-1~IC-4はすべて32ビット構成の場合が一例として示されている。

第21図はキュー9のアドレス領域へ伝達される命令アドレスIF\_PC\_Lの配置を示す図であり、命令IC\_dataと同様各命令ごとにピットが顧香に配置される。

第22図は有効性フラグの配置を示す図である。 この有効性フラグinst\_avail\_inは 4エントリに対応して4ゼット構成とされ、すべ て同一の値をとる。

第23回はキューの全体の構成を振略的に示す 図である。第23回においてキュー9は、アドレスqueue\_topをデコードし、4エントリを選択するための信号を発生する書込デコーダWRDと、アドレスscopeをデコードし、命令を洗出すべき4エントリを選択する信号を発生する読出デコーダRDDと、各々が1エントリ領域、を構成し、アドレス、命令および有効性フラグを 確定状態になるものではあるが、クロック信号T に応答して発生されるものであってもよい。

第20図はキュー9の命令領域へ与えられる命令 I C \_ dataの配置を示す図である。第20 図を参照して、同時に読出される4つの命令 I C \_ 1~ I C \_ 4の各々は、各ピットごとに集められる。すなわち、命令 I C \_ dataの第0ピット領域には4つの命令 I C \_ 1~ I C \_ 4の第0

格納する並列に設けられたエントリ記憶装置 9 2 - 0 ~ 9 2 - 1 1 を含む。

書込デコーダWRDおよび読出デコーダRDD は、それぞれ与えられたアドレスqueue\_t opおよびscopeに応答してその変化に従っ てデコード動作を実行する。すなわちこれらの書 込デコーダWRDおよびRDDは非同期デコード 動作をスタティックに行なっており、特にこれら の書込デコードおよびWRDおよび読出デコーダ RDDの動作タイミングを規定する制御信号は用 いられてはいない。

書込デコーダWRDには12本の書込ワード級WD0~WD11が接続され、アドレスQueue\_topに従ってこれらの12本の書込ワード線WD0~WD11のうちの1本を選択状態とされる。読出デコーダRDDも12本の読出ワード線RD0~RD11を有しており、アドレスscopeに応答してこれらの12本の読出ワード線RD0~RD11のうちの1本を選択状態とする。後に詳細に説明するが、1つの書込ワード線WD

i (i = 0 ~ 1 1) および 1 本の統出ワード線 R Diにはそれぞれ連続して隣接する 4 つのエント リ記憶装置が接続される。したがって、1 本の書 込ワード線または統出ワード線が選択状態とされ ることにより、同時に 4 つのエントリ記憶装置が 選択状態とされる。

エントリ記憶装置92-0~92-11の各々は、データ書込ポートを選択するための書込アクセスゲートw0、w1、w2、およびw3とゲークに出経路を選択するためでは出アクセスゲートw)(j=0~3)および読出アクセスゲートw)(j=0~3)および説択アクセスゲートャ0~r3のいずれか1つトが選択状ですることによりデータの書込/り記憶装置の書込アクセスゲート線WDiに接続される。同様によりのの隣接するエントリ記憶装置の異なるに大りであるエントリ記憶装置の異なるに接続される。

記憶装置 9 2 - 0 ~ 9 2 - 1 1 の 審込命令入出 カポート i w i および i w o はすべて共通の命令 審込ピット級 i W B に接続され、統出命令入出力 ポート i r o および i r i は共通に命令統出ピット級 I R B へ接続される。

記憶装置92-0~92-11の書込アドレス 入出力ポートpwiおよびpwoはアドレス書込 ピット練PWBに接続され、記憶装置92-0~ 92-11の読出アドレス入出力ポートproお よびpriはアドレス読出ピット練PRBに接続 される。

記憶装置 9 2 - 0 ~ 9 2 - 1 1 の書込有効性フラグ入出力ポート a w i および a w o は有効性フラグ書込ビット線 A W B に接続され、読出有効性フラグ入出力ポート a r i および a r o は有効性フラグ読出ビット線 A R B に接続される。

命令書込ビット線IWB、命令統出ビット線I RB、アドレス書込ビット線PWB、およびアド レス統出ビット線PRBは4命令分のデータを伝 速することのできるビット福を有しており、本実 たとえば、読出ワード線WDOには記憶装置92-0の音込アクセスゲートwO、記憶装置92-2の書込アクセスゲートw2、記憶装置92-2の書込アクセスゲートw2、および記憶装置92-3の書込アクセスゲートw3が接続される。また、読出ワード線RDOには、記憶装置92-2の読出アクセスゲートr1、記憶装置92-2の読出アクセスゲートr2 および記憶装置92-3の読出アクセスゲートr3が接続される。

エントリ記憶装置92-0~92-11の各々は、書込データ入力ポートiwi、書込データ出力ポートiro、書込データ出力ポートiro、書込アドレス入力ポートpwi、書込アドレス出力ポートpwo、読出アドレス出力ポートpri、書込有効性フラグ入力ポートawo、記出有効性フラグ出力ポートariを含む。

施例においては、4・32=128のピット幅を 有している。有効性フラグ書込ピット線AWBおよび有効性フラグ読出ピット線ARBは4ピット の幅を有している。これらの読出ピット線および 書込ピット線上に4命令分の内容が同時に伝達される。

記憶装置92-0~92-11の各々の入力および出力ポートはともに4つのポートを有しており、この4つのポートのうちの1つが書込アクセスゲートw0~w3および説出アクセスゲートェ0~ r 3より選択される。したがって、同時に選択状態とされる4つの記憶装置は互いに異なる入力ポートおよび出力ポートが選択状態とされる。

情報の入出力を行なうために、第1図に示すキューアペールロジック34から発生される書込イネーブル信号wenに応答して所定のタイミングで書込パルスWPを発生する書込パルス発生器WPGからの書込パルスWBに応答してオン状態となる、トライステートパッファBF1、BP2およびBP3が設けら

れる。このトライステートパッファBF1〜BF 3は客込パルスWPが発生されない場合その出力 状態をハイインピーダンス状態とする。

次にこの第23図に示すキューの動作について 簡単に説明する。

まずデータ書込動作について説明する。アドレスqueue\_topに従って、書込デコーダW

たデータは読出ビット線 I R B 、 P R B および A R B を介して対応のラッチ回路 1 4 、 1 5 および 1 6 へ伝達される。

第24回は1個のエントリ記憶装置の構成を示 す図である。第24図において1個のエントリ記 **韓装置92を総称的に示す。命令記憶装置93-**1、アドレス記憶装置93-2および有効性フラ グ記憶装置94を含む。命令記憶装置93-1お よびアドレス配信装置93-2は同一の構成を有 し、書込ポート選択ゲートwbと、読出ポート選 択ゲートェ b と、書込アクセスゲートw 0~w 3 および読出アクセスゲートェリーェ3を含む。ゲ ートwb, rbのく3:0>は入出力ポートが、 ともに 0 ないし 3 の 4 つあることを示しており、 またく31:0>は32ビットのデータが、1つ の選択されたポートから出力されることを示して いる。したがって、命令書込ピット線IWBおよ び統出ビット級IRB、アドレス書込ビット級P WBおよびアドレス統出ピット練PRBの128... ピットの信号線のうち32ビットの信号線が1つ

説出動作も同様であり、アドレスscopeが 与えられると統出デコーダRDDは1本の銃出ワード線RDIを選択し、4つのエントリ記憶装置 の異なる銃出アクセスゲートを選択する。これに より4つのエントリ記憶装置から同時に4つのエ ントリ内容を銃出すことができる。この銃出され

の記憶装置により使用される。どの32ビットの 信号線が使用されるかはアクセスゲートwb0~ wb3および r 0~ r 3の選択により決定される。

有効性フラグ記憶装置94は書込ポート選択ゲートwbおよび読出ポート選択ゲートrbと、書込アクセスゲートw0~w3および読出アクセスゲートr0~r3を含む。この書込ポート選択ゲートwbは、ポートを0ないし3の4つ有しており、1つの選択ポートから1ピットの有効性フラグが入出力される。すなわち、アクセスゲートw0~w3およびr0~r3を選択することには終れる。サールの有効性フラグ記憶装置94により使用される。

第25図は命令記憶装置93-1およびアドレス記憶装置93-2の構成をより詳細に示す図である。この記憶装置93-1および93-2は同一の構成を有しており、記憶装置93を総称的に示す。第25図を参照して、命令記憶装置93-

1およびアドレス記憶装置93-2はともに、3 2 ピットのピット記憶装服 9 5 - 0 ~ 9 5 - 3 1 を含む。このビット記憶装置95-0~95-3 1の各々は、命令またはアドレスの第0ビットな いし第31ピットをそれぞれ記憶する。ピット記 憶装置95-0~95-31の各々は、普込ポー ト選択ゲートwb0、wb1、wb2およびwb 3 と、統出ポート選択ゲート r b 0 、 r b 1 、 r b 2 および r b 3 と、 書込アクセスゲートw 0 ~ w3および読出アクセスゲートr0~r3を含む。 このゲートwb0~wb3およびrb0~rb3 の選択がアクセスゲートw0~w3およびr0な いしょ3の選択により決定される。このピット記 **は装置95−0~95−3iの書込アクセスゲー** トw0~w3にはそれぞれ同一のアクセスゲート 選択信号w0~w3′(信号線とその上に伝達され る信号とを同一の符号で示す)が伝達され、また 統出アクセスゲートァ0~ァ3には同一の統出ゲ ート選択信号r0~r3が伝達される。これによ り、命令またはアドレスの32ピットが同時に退

記憶装置の具体的構成の一例を示す図である。第 26図において、ピット記憶装置(および有効性 フラグ記憶装置) は、書込ポート選択トランジス タGT1~GT4と、読出ポート選択トランジス タRT1~RT4と、1ピットのデータを記憶す

有効性フラグ記憶装置94はこのピット記憶装

置95-0~95-31と同一の構成を有してい

第26図はビット記憶装置および有効性フラグ

択される。

る記憶素子MEを含む。記憶素子MEは、反並行 または交差結合された2つのインバータIV1お よび1V2を含む。すなわち記憶素子MEはイン パータラッチにより構成される。

ゲートトランジスタGT1はポート選択信号w O をそのゲートに受け、メモリM E をポートwb 0 に接続する。ゲートトランジスタGT2は、ポ ート選択信号w1に応答して記憶素子MEをポー トwb1に接続する。ゲートトランジスタGT3 は、ポート選択信号w2に応答し記憶素子MEを

ポートwb2に接続する。ゲートトランジスタG T4はポート選択信号w3に応答して記憶素子M Eをポートwbiに接続する。

統出経路も同様であり、トランジスタRT1~ RT4はそれぞれ読出ポート選択信号10~13 に応答して記憶素子MEをポートrb0~rb3 へそれぞれ接続する。

このピット記憶装置および有効性フラグ記憶装 置の異なるエントリ間の接続形態を第27図に示。 す。第27図に示すように、このポートwb0~ wb3およびrb0~rb3はそれぞれ同一ビッ トの記憶装置に対して共通に投けられており、ま た有効性フラグ記憶装置においてはすべての記憶 装置に対して共通に設けられる。

ピット記憶装置(有効性フラグ記憶装置)の動 作について説明する。書込ワード選択信号WRD により1本の普込ワード線が選択された場合、こ の第26図の構成において1個のゲートトラング ートwb0~wb3のいずれかに接続される。こ 違されるため、同時に4つの命令、アドレスおよ

れにより、選択されたポートを介して記憶業子M Eへのデータの書込が行なわれる。データ院出も 同様であり、銃出デコーダRDDにより1個の銃 出ワード線が選択され、応じてトランジスタRT 1~RT4のいずれかがオン状態となり、記律業 子MEがポートァb0~ァb3のいずれかに接続 される。これによりデータの銃出が行なわれる。

第27図に示すように、1本の書込ワード線W Diを選択状態とすることにより、隣接するエン トリ記憶装置においては異なるポートが選択され る。たとえば第27図において記憶業子MElは 選択信号WDiによりポートwb0に接続され、 記憶装置ME2がポートwb1に接続される。こ れにより、4つの異なる命令の各ピットを4つの 異なる記憶素子へ同時に書込むことができる。デ ータ読出も同様である。1本の読出ワード線RD iを選択状態とすることにより、記憶業子ME1。 ME2、…が異なるポートへ接続され、同時に4% スタGTiがオン状態となり、記憶索子MEがポーニ つのエントリの内容がそれぞれ異なるポートに伝 び有効性フラグを読出すことができる。

次に、このキューにおけるデータ読出時の動作 について第28図を参照して説明する。

この第28図に示す動作波形図においては、命 今院出ビット練IRB、アドレス読出ビット線P RBおよび有効性フラグ読出ピット線ARBが続 出ビット線RBとして代表的に示されている。ア ドレスscopeが与えられると、読出デコーダ RDDの出力は、このアドレスscopeの変化 状態に従って変化し、ある時間が経過するとその 出力状態が確定し、1本の統出ワード線RDが選 択状態となる。この第28図に示す動作波形図に おいては、すべての使出ワード線の信号波形図が すべて示されており、選択状態および非選択状態 の銃出ワード線の信号状態が示されている。この 選択ワード線(たとえばRD0)上の信号電位が 確定すると、エントリ記憶装置の読出アクセスゲ ートが選択状態とされる。この場合、記憶装置9 2-0~記憶装置92-3のアクセスゲートェ0、 r 1、 r 2 および r 3 がそれぞれ選択され、それ

イステートバッファBF1~BF3が導通状態と なり、命令IC\_data、アドレスIF\_PC \_Lおよび有効性フラグlnst\_avail\_ inを書込ピット線WB上へ伝達する。この書込 ピット級上のデータはそれぞれ選択されたエント り(4つ)へそれぞれ同時に書込まれる。

春込んだデータを同時に読出すためには、春込 パルスWPが発生され、書込ピット線WB上のデ ータが確定状態となった後に読出されることにな るが、この場合、書込ビット線上に書込まれたデ ータが再びこのエントリ記憶装置を介してレラッ チ回路14~16へ伝達されたあとにこれらのL ラッチ回路がラッチ動作を実行する構成とされる。

また第26回および第27回に示す記憶素子は インパータラッチを用いており、このままでは、 書込データと読出データが反転状態となることが ポートが選択状態とされる構成であればどのよう 考えられる。これは、トライステートパッファ B F1~BF3をインパータ構成とすれば容易に対 処することができ、またこのインバータは任意の … 箇所に設置することができる。

ぞれの異なるデータ銃出ポートが選択状態とされ、 対応のポート上にデータが読出される。この後、 トランジスタRT1~RT4により挽出ビット線 RB上の信号状態が確定する。この統出ピット線に RB上の信号電位はレラッチ回路14~16へ与 えられる。

第29回はデータ書込時の動作を示す信号波形 図である。次にデータ書込動作について第29図 を参照して説明する。

アドレスqueue\_topが与えられると、 書込デコーダWRDは、このqueue\_top に従ってデコード動作を開始し、ある時間が経過 した後、書込ワード線WD上の信号電位が確定状 態となる。これにより、データ書込を受けるべき 4つのエントリが選択され、かつこの4つのエン トリ記憶装置のそれぞれの異なるポートがアクセ スゲートを介して選択状態とされる。この書込り ード線WDの信号電位が確定した後、キュー9に 空領域があれば書込パルス発生器WPGより所定 のタイミングで書込パルスWPが発生され、トラ

上述の構成により、アドレスqueue\_to pから始まる4つのアドレス領域に同時にそれぞ れ異なるデータ(アドレス、命令および有効性フ ラグ) を書込むことができ、またアドレス s.c o peから始まる4つのアドレス領域に格納された エントリの内容を同時に読出すことができる。

なお、上述の記憶装置においては、記憶素子と してインバータラッチ構成の記憶素子が用いられ ているが、この記憶素子の構成はどのようなもの であってもよく、データを保持するものであれば どのようなものであってもよい。・

また、記憶装置の構成は上述のエントリ記憶装 置の構成に限定されず、データ書込ポートおよび **説出ポートが4つ設けられており、それぞれ隣接** する4つのエントリ記憶装置の異なる書込/読出 な構成であってもよい。 . . . .

さらに、上記実施例においては、命令およびア ドレスはともに32ピットの場合および同時に統 出される命令が4つの場合について説明したが、

これらのアドレスおよび命令長および同時にキューにおいて客込/読出される命令の数は任意の数であってもよい。

#### [発明の効果]

以上のように、この発明によれば、、デコードステージにおいて、命令デコーダ前段に、、命令メモリからの命令と、該命令の有効/無効を示すフラグと、該命令のアドレスとを1エントリとし命令メ数の命令を同時に結めするキューを設け、命令びアドレスならびに該命令の有効/無効を示すファケを同時にキューに格納し、命令の実行状態、元のキューのの事ができる。はいずの、ないできる。

#### 4. 図面の簡単な説明

第1図はこの発明の一実施例である並列処理装置の命令供給ステージの構成を示す図である。第 2図は第1図に示すキューの概念的構成を示す図

0 C 図および第1 0 D 図は第1 0 B 図に示すキュ ー・フルの論理動作を説明するための関である。 第11 A 図および第11 B 図はキューの第2の状 態を説明するための図である。第12Ai図および 第12B図はキューの第3の状態を説明するため の図である。第13図は第1図に示すキューステ イトロジックの実現する論理を一覧にして示す図 である。第14図はキューの第1図に示す命令ア ペールロジックが実現する論理を一覧にして示す 図である。第15図は第1図に示すキュー初期化 状態ロジックが実現する論理を一覧にして示す図 である。第16図は第1図に示すキューが基本的 動きを行なう際の各口ジックの動作を示す信号波 形図である。第17図は分岐発生時における第1 図に示す各ロジックの動作を示す信号波形図であ る。第18図は命令フェッチ要求に対し命令供給 が行なわれなかった場合の第1図に示す各ロジット クの動作を示す信号波形図である。 第19図は命 令メモリからキューへ与えられる命令およびアド レスならびに有効性フラグの対応関係を概念的に

である。第3図はこの発明による並列処理装置に おけるキューのアドレスの基本的な動きを示す図 である。第4図はこの発明の並列処理装置におけ るキューの客込および読出アドレスおよび有効性 · フラグの動きを示す図である。第5図はこの発明 による並列処理装置において命令フェッチ要求が 出された場合に命令供給が行なわれなかった場合 のキューにおける書込および読出アドレスと有効 性フラグの動きを示す図である。第6図は第1図 に示すキュートップロジックの実現する論理を一 覧にして示す図である。第7図は第1図に示すス コープネクストロジックの実現する論理を一覧に して示す図である。第8図は第1図に示す命令フ ェッチロジックの実現する論理を一覧にして示す 図である。第9図は第1図に示す命令シスロジッ クが実現する論理を一覧にして示す図である。第 10A図は第1図に示すキューアペールロジック の実現する論理を一覧にして示す図である。第1 0 B 図は第10 A 図に含まれるキュー・フルの実 現する論理動作を一覧にして示す図である。第1

示す図である。第20図はキューへ与えられる命 令の配置形態の一例を示す図である。第21図は キューへ与えられる有効アドレスの配置形態の一 例を示す図である。第22図はキューへ与えられ る有効性フラグの配置形態の一例を示す図である。 第23図はキューの全体の構成を示す図である。 第24図は第23図に示すエントリ記憶装置の構 成を示す図である。第25図は第24図に示す命 令記憶装置およびアドレス記憶装置の構成を示す 図である。第26図は第25図に示す命令および アドレス記憶装置および有効性フラグ記憶装置の 構成の一例を示す図である。第27図は第26図 に示すビット記憶装置の接続形態を例示する図で ある。第28図はキューのデータ院出時の動作を 示す信号波形図である。第29図はキューのデー 夕書込時における動作を示す信号波形図である。 第30図は並列処理装置の概念的構成を示す図で ある。第31図は、並列処理装置の一般的構成を 示す図である。第32図は従来の並列処理装置に おける命令供給方法を示す図である。第33図は、 この発明が意図する命令供給方式を示す図である。 第34図は、第33図に示す命令供給方式を実現 するために考えられることのできる命令供給方式 を示す図である。第35図は第34図の命令供給 方式を実現するための構成の一例を示す図である。 第36図は並列処理装置において用いられる2相 クロックを示す図である。


図において、1は命令メモリ、2は命令フェッチステージ、3は命令デコードステージ、9はキュー、30はキュートップロジック、31はスコープネクストロジック、32は命令フェッチロジック、33は命令ミスロジック、34はキュージック、35は命令アペールロジック、35は命令アペールロジック、35は命令アペールロジック、50はキューク、36はキュー初期化状態ロジック、50はキュントリ記憶装置、93ー1は命令記憶装置、93ー1は命令記憶装置、93ー1は命令記憶装置、93ー2はアドレス記憶装置、94は行効性フラグにで、95ー31はピット記憶装置、MEは記憶素子、WRDは書込パルス発生器、B

F 1 ~ B F 3 はトライステートバッファである。 なお、図中、同一符号は同一または相当部分を 示す。

特許出願人 三菱電機株式会社 代 理 人 弁理士 深 見 久 郎 (ほか2名)



第1図




**₽**2

Ξ

÷₫

S

颖



第7回 scope.next · 論理

- (1) reset : scope.next O;
- (2) br\_taken: scope\_next=branch.inst.entry:
- (3) else: scope\_next = scope.L + 教育命令致(issued.inst.count); if (scope.next > || ) scope.next = scope.next || 12;

#### 第8図 IC.fetch a 論理

- (1) / reset and /IC\_busy: IC\_fetch = 1;
- (2) else. IC\_fetch = 0;

第9図 IC.missの論理

miss	1C.	:	IC_ready	IC.fetch.L	br. token	reset
	0	7-	×	x	×	1
	-0	T	×	×		0
	Ť	÷	o	1	0	0
	0	7	1	· ×	0	0
miss_t	IC.	1	0	0	0	0
П	IC.	_	0 x:4 <del>i</del>	0		

第10A图

queue\_ovail n 納理.


eset	br_token	queve_full	1	queue_avoit
1	×	х	1	1
0	1	X	1	
0	- 0	0	1	ı
0	0	1	7	0
		•		x:任意

第 10 C 図 scope. next 12 queue\_top\_in В


第 IOB 🛭



第IOD図



# 第11日図




# 第IIB図

#### NORMAL# Er'scope.next queue.top.in

+2- 命令	た1ンタ
0 1 2 3 3	
2 3 4 5 6	scope_next queue_top_in
7 8 9 10	

# 第13 図



# 第14 図 キューの「有効性フラク"」部分に書き込む個の特理

reset	br_taken	IC_fetch_L	IC_miss _L	inst-ovoil.in
		×	×	i o
0		х	X	0 /
0	0	1	×	I IC_ready
0	0	×	1	I IC. ready
0	0	0	0	. 0
			x:(±;	ŧ.

# 第12A 図


# REVERSE X 1

1 z -	命令	ポインタ
0	x	
ı	x	
2		queue_top
2 3		
4 5 6		
	×	scope
7	x	
8	x	
8 9	x	
10	x	: x: 未 <del>化</del> 行命令
11	x	


# 第12B 図

### REVERSE IX IET scop\_next :queue\_top\_in

	- <b>~</b>	
<b>*2-</b>	命令	ホペインタ
0	x	
ī	×	
2	x	
2 3 4 5	×	
4	X	•
5	X	
6	×	scope_next
_		queue_top. in
7	×	•
A	×	
8 9	×	
łO	×	
ii	×	:x:未按行命令




M




: 老生された命令フェッケ要求に対して命令メモリから 命令が供給されない場合のキュー, queue\_top および scope の 動き


(love\_eusup

( ] ) inst.avoil\_in






第 25 図





第 26 区


WBO WI GTZ TPD (0) Scope
WBO WI GTZ TPD (1) FTD (1)



第31図







- (i) 23 4 5 ; 命今2,3の発行 (2) 4 5 - - ; 命令レジスタのシフト
- (3) 4 5 6 7 ; 空いた今今レジスタへの命令のフェッチ

第 35 🖸

